DIALOG(R) File 347: JAPIO (c) 2000 JPO & JAPIO. All rts. reserv.

03333817 \*\* Image available\*\* DRIVING CIRCUIT FOR LIQUID CRYSTAL DISPLAY DEVICE

PUB. NO. :

02-309317 [JP 2309317 A]

PUBLISHED:

December 25, 1990 (19901225)

INVENTOR(s): FUKUDA SHUSUKE

APPLICANT(s): SHARP CORP [000504] (A Japanese Company or Corporation), JP

(Japan)

APPL. NO. :

01-132121 [JP 89132121]

FILED:

May 24, 1989 (19890524)

INTL CLASS:

[5] G02F-001/133: G09G-003/36: H04N-005/66

JAPIO CLASS: 29.2 (PRECISION INSTRUMENTS -- Optical Equipment); 44.6

(COMMUNICATION -- Television); 44.9 (COMMUNICATION -- Other)

JAPIO KEYWORD: RO11 (LIQUID CRYSTALS)

JOURNAL:

Section: P. Section No. 1177, Vol. 15, No. 99, Pg. 21, March

11, 1991 (19910311)

#### **ABSTRACT**

PURPOSE: To obtain the driving circuit for a large screen and high image quality by storing the digital video signals consisting of a series of picture element data of a prescribed number of bits successively by each one line into a shift register circuit and outputting the signals as analog video signals to source electrodes of the corresponding picture elements.

CONSTITUTION: The digital video signals Vd consisting of a series of the picture element data of the prescribed number of bits are successively stored by one line each into the shift register circuit 2 and the picture element data for one line are outputted to and held in a latch circuit 3. A pulse width modulating circuit 4 executes the pulse width modulation of the respective sets of the picture element data for one line inputted from the latch circuit 3 and outputs the same as the analog video signal to the source electrodes of the corresponding picture elements of a thin-film transistor (TFT) array 9. The video signals are not inaccurate even if the writing time permitted for the picture element data is shortened by an increase in the number of the picture elements in the TFT array for the high screen and high image quality. In addition, the need for a costly decoder and driving voltage circuit is eliminated.

DIALOG(R) File 352: DERWENT WPI
(c) 2000 Derwent info Ltd. All rts. reserv.

XRPX Acc No: N91-031643

Drive circuit for active-matrix liquid-crystal video display - has pixel

data latch circuit connected to output of video signal line shift

register NoAbstract Dwg 1/6
Patent Assignee: SHARP KK (SHAF )

Number of Countries: 001 Number of Patents: 001

Patent Family:

Patent No Kind Date Applicat No Kind Date Week
JP 2309317 A 19901225 JP 89132121 A 19890524 199106 B

Priority Applications (No Type Date): JP 89132121 A 19890524

Title Terms: DRIVE; CIRCUIT; ACTIVE; MATRIX; LIQUID; CRYSTAL; VIDEO; DISPLAY; PIXEL; DATA; LATCH; CIRCUIT; CONNECT; OUTPUT; VIDEO; SIGNAL;

LINE; SHIFT; REGISTER; NOABSTRACT Derwent Class: P81; P85; T04; U14; W03

International Patent Class (Additional): G02F-001/13; G09G-003/36;

H04N-005/66

File Segment: EPI; EngPl

# @公開特許公報(A)

平2-309317

@Int.CL.

強別記号

庁内整理番号

**企公期** 平成 2年(1990)12月25日

G 02 F 1/133 550

7709-2H

09 G 04 N 5/66

102 B 8621-5C

審査請求 未請求 請求項の数 1 (全7頁)

❷発明の名称

液晶表示装置の駆動回路

頭 平1-132121 **204** 

平1(1989)5月24日 頭 母出

H 福 四発 明 者

秀 典

シャープ株式会社 大阪府大阪市阿倍野区县池町22番22号

መස 頭 人 シャープ株式会社

大阪府大阪市阿倍野区县池町22番22号

弁理士 胃 山 葆 外1名 THE 理 人

明

1. 発明の名称

液晶表示装置の駆動回路

- 2. 特許請求の種題
- (1) 膵臓トランジスタアレイからなるアクティ プマトリックス表示装置のソースラインを駆動す る風動回路において、

一連の所定ピット数の西索データからなるディ ジタル映像信号をしラインずつ選次格納するシフ トレジスタ回路と、このシフトレジスタ回路から 人力されるしライン分の画素データを保持するラッ - チ国路と、このラッチ回路から入力されるしライ ン分の各画業データをパルス幅変異して薄色トラ ンジスタアレイの対応する画業のソース電攝にア ナログ映像信号として山力するパルス構変調回路 を備えたことを特徴とする液局表示装置の駆動回

3. 発明の罪細な説明

<産業上の科川分野>

本強明は、郝駿トランジスタ(以下TPTと略

す)アレイからなるアクティブマトリックス漠示 装型のソースラインに映像信号を供給して、波昌 を駆動する波晶表示装置の駆動回路に関する。

く従来の技術>

從来、この種の液晶炎示装置の裏動回路として、 例えば第5回あるいは承7図に示すようなものが 知られている。第5図に示す風動風路は、タイミン グ発生回路21からのサンプリングクロック Ci とスタートパルスP,でシフトレジスタ回路22 を駆動して、サンブリングゲート回路 2 3 を順次 邑動させながら、このサンプリングゲート回路 2 3に入力されるアナログの映象は号Vaを1水平 走貴期関係にそのコンデンサ24(第6図参照)に 帯え、次いでこれをタイミング発生回路2しから のラッチパルスP:を受けるラッチゲート回路2 5のコンデンサ26(第6図参照)でホールドし、 ホールドしたしライン分のアナログは号を次のし 水平走去期間でTFTアレイ27の各ソースライ ンに出力回路26を経て同時出力するととらに、 次の l 水平走盗期間の映像信号 V aをサンプリン

グゲート回路23に並行して取り込むようになっている。一方、エアでアレイ27の各ゲートラインには、タイミング発生回路21の制御信号を受けるゲート駆動回路28から走査バルスが出力され、これによってエアでアレイ27の各画者がその映像信号に応じて取扱回路は、第8回に示すように、入力されるアナログの映像信号 Vaを、1ライン分 プロシフトレジスタ回路22からのサンプリングパルスト。に基づいてサンブリングゲート回路23に格納し、次いでラッチパルスト。を受けるラッチゲート回路25でホールドした後、出力回路26を任て出力するのである。

一方、第7回に示す駆動回路は、シフトレジスタ2をクロックC,で駆動してm+(ピットの画案データPi(Dm, --. Do)のm個の集合(i=!~m)からなる1ライン分のディジタルの映像信号Vdを駆次格納し、次にこれをラッチパルスPiを受けるラッチ3でホールドし、ホールドした1ライン分のディジタル信号を次の1水平走査期間で夫々

や西太データのピット数が増大すると多くのデコ ーダ31や多くの電圧並が必要になって配線等が 複雑化するうえ、駆動回路が複雑かつ高値になる という欠点がある。

そこで、本発明の目的は、サンプリング時間の 制約を受けぬディジタルの映像信号を駆動回路に 入力するとともに、デコーダや駆動電圧選択回路 のいらぬ菌素かつ安価な構成でもって、大画面。 高画質のTPTアレイをも十分駆動できる波晶姿 示装度の駆動回路を提供することである。

#### <課題を解決するための手段>

上記目的を達成するため、本発明の波晶表示装置の駆動回路は、部隊トランジスタアレイからなるアクティブマトリックス表示装置のソースラインを駆動するものにおいて、一連の所定ピット致の重素データからなるディジタル映像信号を1ラインずつ選次格納するシフトレジスタ回路から入力される1ライン分の各画素データを保持するラッチ回路と、このラッチ回路から入力される1ライン分の各画素データ

デコーダ3 Lによりアナログ信号に英良し、変換値に応じた外部供給電圧値Vo....Vkを選択して TPTアレイ27の各ソースラインに同時出力するとともに、次のLライン分の映像信号Vdを並 行して取り込むようになっている。

#### く発明が解決し上うとする課題>

ところが、第5 図に示す電勤回路は、アナログの映像信号 V mを入力する方式であるため、大画面。高函質のTFTアレイ2 7のように1ラインの画常数が増大すると、1つの画常データに許されるサンプリング時間が短くなり、サンプリングゲート回路 2 3のコンデンサ2 4 の充電時間が不十分になって、映像信号 V xを正確に取り込めなくなり、TFTアレイ2 7の表示品質を悪化させるという欠点がある。

また、第7回に示す駆動回路は、各画者データを夫々デコーダ3 (でアナログ国号に変換し、変換値に応じた外部供給電圧量 V。...., Vaを選択して各ソースラインに出力する方式であるため、大通面、高画質のでドでアレイ27のように画素数

をパルス幅変調して形版トランジスタアレイの対応する西米のソース電揺にアナログ映像信号として出力するパルス幅変調回路を備えたことを特徴とする。

#### <作用>

未のディジタル映象信号入力方式のような資操で 高偏なデコーダや駆動電圧回路が不要になる。

## <製趣例>

以下、本発明を図示の実施例により詳細に説明 する。

第1回は本発明の液晶表示被認の駆動回路の一 実施例を示すプロック図であり、1は同期信号S を受けてクロックC・ラッチバルスP・などのタ イミング信号を発生するタイミング発生回路、2 は上記クロックC・を受けてm+1ピットの画案データP1(Dm. --・D・の画図の集合(i=1~m)(事 7回参照)からなる1ライン分のディジタルの映 健信号Vdを順次格納するシフトレジスタ回路、 3は上記ラッチバルスP・を受けてシフトレジスタ回路、 3は上記ラッチバルスP・を受けてシフトレジスタ回路、 3は上記ラッチバルスP・を受けてシフトレジスタ回路、 3は上記ラッチバルスP・を受けてシフトレジスタ回路の1ライン分の画案データを1水平 を並期間のから入力される1ライン分の画案データを、クロックC・によりタイミング発生器5で発生される比較用信号C・に基づいてバルス相変類(P

### ータを格納する。

上記タイミング発生回路 5 は、第3回に示すよ うに、1個のディレイドフリップフロップ13を 直列に後続してなる4ピットの2直カウンタであ り、最下段のフリップフロップに入力されるクロッ クC,を計数し、計数結果を 4 ピットの比較用信 号C。(Q。.....Q。)としてパルス幅変調回路4に 出力する。また、パルス幅変調回路 4 は、a任の 4 ビッ トコンパレータし4を並列に配置してなり、各コ ンパレータし4は、一方の入力増子にラッチ回路 3から入力される対応する画業データPi(Da.…, D。)を上記比校用信号(Q;,…,Q。)と比较して、 PiがCaよりも大きいとき"l"を、PlがCaより b大きくないとま"Q"を夫々出力信号POとして 出力する。つまり、比較用信号CzはクロックCi がしつ入力されるたびにインクリメントし、これ が画像データP (以上になると、それまで")"で あった出力信号POが"O"になるから、2進カウ ンタたるタイミング発生回路 5 の計数一緒期間に 対する上足出力信号POが"1"である舞淵の比で

また、6は1フィールドまたは1水平走近期間 ほに上記パルス幅更到回路4の出力信号を反伝さ せるデータ反転回路、7はこのデータ反転回路6 からの出力信号のレベルをシフトするレベルシフ 夕回路、8はこのレベルシフタ回路7の出力に受 をアナログの動作電圧に変換してTPTアレイタ の各ソースライン10.10.…に供給する四 は2はタイミング発生回路1からの領傷信号 で3を受けてTPTアレイタの各ゲートライン1 1.11.…に走査パルスを供給するゲート駆動回 路である。

上記シフトレジスタ回路 2 は、 画素データが例えばイピットである場合、第2 図に示すように m 回のクロック C i に同期して 1 ライン分の画素データ P i (D m · ··· · D · ) (i = 1 · ··· ) を 順次格納する 一方、上記ラッチ回路 3 は、格納完了時に入力されるラッチパルス P r を 受けて、シフトレジスタ 回路 2 から 1 ライン分の格納画素データを 取り込んでこれを 1 水平走 登期間の 国保持し、 この 個に ソフトレジス 9 回路 2 が次のトライン分の 画素デ

上記レベルシフタ回路では、第4回に示すように、データ反転回路6からのパルス幅変調された 各出力信号をTPTアレイタのダイナミックレンジに適合するようにレベルシフトさせ、レベルシフトさせ、レベルシフトさせに信号を延流15を介してコンデンサークに入力して、パルスデューティに応じたアナログの電圧値をコンデンサークの端子に得る。また、 出力回路 8 は、各コンデンサ 1 7 の増子電圧を維持して出力する■個のポルチージフォロワ 1 8 からなる。

上記構成の波晶表示装置の駆動回路の動作について次に述べる。

■個の4ビットの国素データPI(Ds....,Ds)(! = 1 ~ m)からなる1ライン分のディジタルの映像 信号Vdは、クロックCiに関加してシフトレジス タ回路2に収次格納され、次いでラッチパルスPr を受けるラッチ回路3に収り込まれてここで!水 平建変期回の個保持される一方、この値に次の! ライン分の映像信号Vdがシフトレジスタ回路2 に格納される。ラッチ回路3に保持された各画素 データPIは、タイミング発生器5からの比較用 信号Csを受けるパルス構変調回路4によってデータに対応するパルスデューティをもつ出力信号 POに変換され、極性切換信号Csを受けるデータに対応するパルスデューティをもつ出力信号 POに変換され、極性切換信号Csを受けるデータに対応するパルスデューティをもつ出力に対応するパルスデューティをもつ出力に対応するパルスデューティをもつ出力に対応するが1面素データの第1面素を対しています。

回路2に搭納し、これをラッチ回路3で1水平別間の間保持するとともに、ラッチ回路3からの各面ボデータを固素な構成のパルス幅変質回路4でパルス幅変類回路4でパルス幅変類してアナログの映像信号を得るようにしているので、TFTアレイ9の大面面高面質化で各面ボデータのシフトレジスタ回路への含込時間が短くなっても、従来のアナログ映像信号が不正確になっず、TFTアレイ9の表示品質が悪化せず、また従来のディジタル映像信号入力方式のような複雑で高級なデューダや駆動電圧回路が不要になる。

また、上記沒庭例では、データ反転回路6を投けてパルス幅変調された出力信号を1水平走査期間ごとに反転させているので、従来のアナログ映像信号入力方式の場合のように極性反転回路を別途設けずとも、TFTアレイ9を交流駆動することができ、TFTの液晶の影合を延ばすことができる。さらに、ディジタルの映像信号をアナログ変換する方式であるから、シフトレジスタ回路2への入力を水平走査周期に同隔させる必要がなく、

ータP:がP:(0.0.1.1)の場合、変換された 山力信号POは、18クロックに担当するパルス 全幅のうち3クロック分が"1"で13クロック分 が"O"である3/15のデューティをもつパルス としてそのままレベルシフタ回路1に出力され、 次のしライン分の同じ直者データP。(0.0.1. 1)の出力は号POは、上記パルスを反転した3 クロック分が"O"でしるクロック分が"I"である 13/16のデューティをもつパルスとなってシ ベルシフタ回路?に出力される。次いで、レベル シフタ国路では、データ反転回路をからのしライ ン分の上記出力は号をアナログの効作電圧に変換 して、山力回路8を介してTFTアレイ9の各ソ ースラインし0.10,…に供給する。一方、TP Tアレイタの各ゲートラインしし.11.…には、 ゲート駆動回路12から走去パルスが出力され、 これによってTFTアレイ9の各菌素が上記動作 電圧に応じて順次駆動され、画像が表示される。

このように、上記実施例では、ディジタルの映像質号Vdを1ライン分ずつ直接シフトレジスタ

外部においてノンインターレス変換などでディジ タル処理された信号を直接扱うこともできる。

なむ、本発明が図示の実施例に限られないのは いうまでもない。

<発明の効果>

できる.

第2四

# 4. 図面の歯単な製明

第1団は本発明の液及表示接面の駆動回路の一 実施例を示すプロック団、第2団は第1団のシフトレジスタ回路等を示す群範団、第3団は第1団のシストレジスタ回路等を示す群範団、第4団は第1団のレベルシフタ回路等を示す群範囲、第5団、第6団は従来のアナログ映像は号入力方式の駆動回路を示すプロック団、第7団は従来のディジタル映像は号入力方式の駆動回路を示すプロック団である。

し…タイミング発生回路、

2…シフトレジスタ回路、3…ラッチ回路、

4…パルス極麦調回路、9…TPTアレイ、


11.11…ゲートライン、

12…ゲート収励回路、

V d···ディジタル映象監号。

校 許 出 職 人 シャープ除式会社

代 班 人 弁理士 青山 葆 ほかし名



第 1 図

